本文要點

了解 EMI 與 EMC 之間的區別。

采用低功耗器件、隔離技術、PCB 防護以及熱管理，減少 EMI 來源。

借助約束管理、信號完整性分析和實時 DRC 更新等工具，創建 EMI 優化設計。

所有電子電路板都用于實現甚至增強電子流動，從而達成特定的性能目標。電流沿閉合路徑流動，會產生一個向外擴展并垂直于電流方向的磁場。當該磁場附近有電子元件或信號路徑時，就會發生電磁干擾（EMI，Electromagnetic Interference）。

許多 PCBA 設計首先要考慮的便是如何控制 EMI，尤其是高速電路板。對于帶有輻射器分類器件的電路板，常見的方法是采用EMI 濾波器設計。雖然濾波器效果顯著，但電路板設計師還應掌握更多 PCB 設計方法，這些都是降低 EMI 的重要工具，常常需要靈活運用。

電磁干擾的構成

EMC 與 EMI：有什么區別？

大多數 PCBA 并非產品中唯一的電子或電氣設備。因此，在深入探討單板 EMI 問題之前，最好先從宏觀或系統層面了解 EMI 問題。

正如電磁能量會從單個器件、導體或走線中散發出去，電路板本身也可能向外環境中釋放電磁波；如果將高斯計放在 PCB 附近，就能測量到相關數值。當多塊電路板緊密相鄰時，實現電磁兼容性（EMC，Electromagnetic Compatibility） 就顯得尤為重要。

EMC 旨在確保器件之間的 EMI 最小化，從而確保設備的正常運行。雖然 EMI 無法完全消除，但可以實現 EMC。EMI 通常指單塊 PCBA 上的干擾，降低 EMI 有助于提高電路板周圍環境的 EMC 水平。

EMI 來源分類

電磁覆蓋無限的頻率范圍，幾乎無處不在。如下圖所示，我們日常使用的許多工具、電器和產品都會產生電磁輻射。

電磁波譜

如何降低 PCB 器件的 EMI？

如前所述，器件往往是電磁輻射的主要來源，不僅會影響電路板操作，還可能干擾外部 PCBA 和電子電路。因此，為有效降低 EMI，制定減輕其負面影響的措施至關重要，如下所述。

EMC 與 EMI：有什么區別？

EMI 最小化的 PCB layout 設計

在電路板布局過程中，間距是重要考量因素之一，包括確保導電元件之間有足夠的間隙和爬電距離。

對于多層電路板而言，導電平面與接地平面之間的層疊順序和距離也很重要，如下表所示。

如何降低來自信號和平面的 EMI

PCB layout（包括器疊層結構）有助于確保良好的信號完整性和降低 EMI。然而，任何旨在降低 EMI 的 PCB 設計指南，如果不涉及外部 EMI 的抑制措施，都是不完整的。

避免外部 EMI

最大限度地減少外部 EMI對于電路板上的信號完整性和電路運行非常重要，并且有助于 PCBA 安裝環境的 EMC。以下是可以采取的措施。

如何降低外部來源的 EMI

使用屏蔽裝置：屏蔽裝置通常用于覆蓋特定的器件或子電路。與圍欄不同，屏蔽裝置通常由絕緣材料制成，放置在器件頂部或將其完全封閉。

使用外殼：外殼通常被視為安全裝置。然而，外殼也能有效保護電路板免受碎屑和外部 EMI 的影響。

以上關于器件、layout 和外部來源的 PCB 設計指南，均有助于降低電路板上的 EMI，并改善電路板運行環境的 EMC。此外，要高效地實施這些設計指南，往往需要借助專門的設計工具。點擊下圖查看白皮書，了解 Cadence 提出的自動化仿真工作流程，并且能夠高效地創建 EM 仿真設計，來實現快速上市的產品開發過程。